FPGA学习 | 一米八的hushan

IC学习总结 | 跨时钟域设计（一）

1. 同步时钟/异步时钟在目前芯片或IP设计中，只有一个时钟的可能性很小，通常有好几个时钟，比如接口上有一个时钟控制数据进出，Core如ARM也存在CPU时钟，DDR控制部分也存在较高频率的给DDR ...

手动乘法过程如下，用乘数的每一个bit分别去乘被乘数，最后将所有的中间结果相加就可以得到结果。 ...

1. 超前进位加法器与1bit全加器方法类似，生成信号为两数单bit与，传播信号为两数单bit或，进位则可以用如下表示。超前进位加法器相当于在算法上进行优化。 ...

1. 1bit全加器 1bit全加器电路结构如下所示，其中，a和b为相加的数，而cin为进位输入，s为本位加的结果，cout为进位输出。可以用下面组合逻辑代码写1bit全加器。 ...

1.时钟意义对于数字IC设计，系统时钟的重要性不言而喻。电路主要由两部分组成，一部分为组合逻辑电路，一部分为时序逻辑电路。 ...